Hallo Leutz,

ich stolper fast in jedem Artikel über die Begriffe, was ist das denn genau?

und was hat das mit der größer der wafer zu tun?

steig da nicht ganz durch....konkret die frage, was bedeutet 65nm Fertigungsprozess?

vielen dank :marine

Ich versuche dir es einfach zu erklären.

Du hast ne gewisse fläsche wo die Transistorent untergebracht sind

bei 95nm können z.B mehrere Transistoren draufgepackt werden

bei 65 noch merh, damit erreicht man mehr Leistung

Am besten guckst du dir das hier an KLICK

ah gut, das dachte ich mir schon!

werde denk link morgen lesen, vielen dank schonmal!

aber wordurch krieg ich in der 65nm fertigung mehr transistoren drauf?

wird da die archtikektur verbessert??

weil die zahl wird ja kleiner....:marine

Das hat nichts mit der Größe der Wafer zu tun sondern mit der Größe der Strukturen. Kleinere Strukturen bedeuten bei gleicher Transistoranzahl kleinere Kerne, so dass auf einen Wafer mehr Kerne passen.

Außerdem sollten kleinere Strukturen auch weniger Strom benötigen, das Problem ist jedoch dass bei kleineren Strukturen die Leckströme (also die Ströme die nicht durch die dafür vorgesehenen Bahnen fließen) auch größer werden, was bei der Einführung des 90-nm-Fertigungsprozesses bei Intel das Problem war.

Die Wafergröße ist nur relevant wenn man wissen will wie viele Kerne auf einen Wafer passen. Ältere Fabriken nutzen Wafer mit 200 mm Durchmesser, aktuelle Fabriken nutzen 300-mm-Wafer. Wenn sich das zuerst nicht nach großem Unterschied anhört ist es doch interessant zu sehen dass ein 300-mm-Wafer eine mehr als doppelt so große Fläche hat (ca. 0,7 m² gegenüber ca. 0,31 m²) und somit mehr als doppelt so viele Kerne enthalten kann.

na is doch ganz einfach

wenn du tassen auf einen tisch stellst und immer schön 5cm platz zu jeder seite lässt hast du ein raster. wenn du jetzt aber mal einfach nur 3,5cm platz zu jeder seite lässt bekommst du auf die gleiche fläche eine größere zahl von tassen

mal ein bildliches beispiel *g

die nm (65nm, 90nm, ....) Angaben beziehen sich auf den inneren Abstand zwischen Source und Drain eines MOS-FETs.

http://de.wikipedia.org/wiki/Metal_Oxide_Semiconductor_Field_Effect_Transistor

super vielen dank an euch helfer,

jetzt kann ich mir schon einiges mehr darunter vorstellen!

das heißt amd und auch intel werden in naher zukuft versuchen 30nm etc herzustellen?! oder noch geringer....

das heißt amd und auch intel werden in naher zukuft versuchen 30nm etc herzustellen?! oder noch geringer....

Versuchen werden sie es bestimmt. Irgendwann werden sie aber an physikalische Grenzen stoßen.

(aber Transistoren können verdammt klein werden: klick)